特許

J-GLOBAL ID：200903015275660909

マルチプロセッサ装置とそのデータバス使用方法

発明者： 佐藤 優 ,  佐々木 貴士
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002056
公開番号（公開出願番号）：特開平5-189368
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】データ処理に要求されるサンプリング時間が相互に異なり得る複数のプロセッサが共有のデータバスを使用し得るよう制御するマルチプロセッサ装置とそのデータバスアクセス方法を提供する。【構成】データバス10の使用時間およびサンプリング時間を制御するバスアクセスコントローラ20を各プロセッサ1、2、3...に接続して設け、各プロセッサのデータ処理に要求されるサンプリング時間で該プロセッサに対するデータバスの使用時間を設定し、その使用時間に該プロセッサが上記データの入出力をするよう各プロセッサに対して制御する手段を備える。【効果】本発明によれば、データ処理が高速化できるとともに、複数のサンプリング時間を必要とするデータ処理を装置の中に混在させることが可能となる。さらに、各プロセッサのサンプリング時間が変えられるため、データ処理を高効率で実施でき、かつ汎用性のあるデータ処理を実現できる。

請求項（抜粋）：

複数のプロセッサが単一のデータバスを共有し、該データバスを介しデータの受け渡しをすることによりデータ処理を上記プロセッサ間で分担して行うマルチプロセッサ装置において、上記データバスの使用時間およびサンプリング時間を制御するバスアクセスコントローラを各プロセッサに接続して設け、各プロセッサのデータ処理に要求されるサンプリング時間で該プロセッサに対するデータバスの使用時間を設定し、その使用時間に該プロセッサが上記データの受け渡しをするよう各プロセッサに対して制御する手段を備えることを特徴とするマルチプロセッサ装置。

IPC (2件)：

G06F 13/372 ,  G06F 15/16 360

引用特許：

審査官引用 (2件)

• 特開昭59-085567
  
• 特開昭62-297963