特許
J-GLOBAL ID：200903015278493701
半導体光素子の作製方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-266212
公開番号（公開出願番号）：特開平11-112099
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】 本来の特性を発揮できる量子ドット構成の活性層を有する半導体光素子を容易に作製できるようにする。【解決手段】 スルーホールメンブレン101を主表面が(001)のn形GaAsからなる基板501上に配置し、そのスルーホールメンブレン101をマスクとしてPtを蒸着し、基板501上にPtからなるマスクパターン502を形成する。そして、マスクパターン502をマスクとして基板501をエッチングし、このことにより基板501表面にドット503からなるひずみ導入層503aを形成する。
請求項（抜粋）：
複数の貫通孔を有するスルーホールメンブレンを半導体からなる基板上に配置し、前記スルーホールメンブレンをマスクとして前記基板上にマスク材料を堆積することにより、前記マスク材料からなるドットパターンを前記貫通孔の配置に合わせて前記基板上に形成する第1の工程と、前記スルーホールメンブレンを前記基板上部より取り外す第2の工程と、前記ドットパターンをマスクとして前記基板をエッチングして前記基板表面に突起を形成することにより前記基板表面に歪み導入層を形成する第3の工程と、前記ドットパターンを除去する第4の工程と、前記基板に格子整合する第1の半導体を前記突起がほぼ埋め込まれるように結晶成長し、これにより前記歪み導入層上に前記第1の半導体からなる第1の障壁層を形成する第5の工程と、前記第1の半導体とは格子定数が異なる第2の半導体を連続した膜状に形成されない程度に結晶成長させることにより、前記第2の半導体からなる量子ドットを前記歪み導入層の突起の位置に合わせて前記第1の障壁層上に形成する第6の工程と、前記量子ドットを含む前記第1の障壁層上に前記第1の半導体を結晶成長することにより、前記量子ドットがほぼ埋め込まれるように前記第1の半導体からなる第2の障壁層を形成する第7の工程とを少なくとも備えたことを特徴とする半導体光素子の作製方法。
IPC (2件)：
FI (2件)：
前のページに戻る
