特許
J-GLOBAL ID:200903015279636905

サーマルヘッドの駆動回路

発明者:
出願人/特許権者:
代理人 (1件): 川合 誠 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-130703
公開番号(公開出願番号):特開平7-329337
出願日: 1994年06月13日
公開日(公表日): 1995年12月19日
要約:
【要約】【目的】隣接する発熱体の影響を受けて画像品位が低下するのを防止し、電源の容量を小さくする。【構成】1ラインの奇数ビットから成るデータ信号を発生させる手段と、1ラインの偶数ビットから成るデータ信号を発生させる手段と、“0”データを発生させる手段と、奇数ビット用シフトレジスタ21と、偶数ビット用シフトレジスタ22とを有する。そして、前記奇数ビット用シフトレジスタ21に対して奇数ビットから成るデータ信号を出力するタイミングにおいて、偶数ビット用シフトレジスタ22に対して“0”データを出力する。また、前記偶数ビット用シフトレジスタ22に対して偶数ビットから成るデータ信号を出力するタイミングにおいて、奇数ビット用シフトレジスタ21に対して“0”データを出力する。
請求項(抜粋):
(a)1ラインの奇数ビットから成るデータ信号を発生させる手段と、(b)1ラインの偶数ビットから成るデータ信号を発生させる手段と、(c)“0”データを発生させる手段と、(d)奇数ビット用シフトレジスタと、(e)偶数ビット用シフトレジスタと、(f)前記奇数ビット用シフトレジスタに対して奇数ビットから成るデータ信号を出力するタイミングにおいて、偶数ビット用シフトレジスタに対して“0”データを出力するとともに、前記偶数ビット用シフトレジスタに対して偶数ビットから成るデータ信号を出力するタイミングにおいて、奇数ビット用シフトレジスタに対して“0”データを出力する手段と、(g)前記奇数ビット用シフトレジスタ及び偶数ビット用シフトレジスタの出力に対応して選択的に発熱する発熱体とを有することを特徴とするサーマルヘッドの駆動回路。

前のページに戻る