特許
J-GLOBAL ID：200903015332697091
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-298140
公開番号（公開出願番号）：特開平6-124591
出願日： 1992年10月09日
公開日（公表日）： 1994年05月06日
要約：
【要約】【目的】 記憶回路を内蔵する半導体記憶装置において、電源を投入することにより、前記記憶回路の記憶状態を“1”または“0”に一義的に決定する。【構成】 PMOSトランジスタとNMOSトランジスタで構成される論理反転回路を複数用いる半導体記憶回路において、第2の論理反転回路12を構成する第2のPMOSトランジスタ11の閾値VTHを第1の論理反転回路7を構成する第1のPMOSトランジスタ1aよりも低く設定する。【効果】 メモリ等の半導体記憶回路に適用することで、トランジスタ数を増やすことなく、電源投入時に記憶内容を“1”または“0”とするクリア回路を構成できる。
請求項（抜粋）：
高電位側電源と低電位側電源との間にインバータ接続されたトランジスタからなる論理反転回路を複数個有し、前段の論理反転回路出力が後段の論理反転回路の入力に接続され、後段の論理反転回路出力が前段の論理反転回路の入力に接続された半導体記憶装置において、上記各論理反転回路を構成する、上記電源側に接続されたトランジスタは、そのスイッチング速度が前段と後段とで異なり、電源投入時にその記憶内容を決定できるものであることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/41
, H03K 3/037
, H03K 3/356
