半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-347418
公開番号（公開出願番号）：特開2000-174162
出願日： 1998年12月07日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】本発明はフリップチップ技術を用いた半導体装置に関し、低コストで高密度化を可能とすることを課題とする。【解決手段】フェイスダウンボンディングされる構成とされた半導体素子12と、はんだボール等の外部接続端子が接続される外側接続部17A〜17Bと半導体素子12に設けられたバンプ14が接続される内側接続部18A〜18Cとを具備する配線層16A〜16Cを樹脂テープ15A〜15C上に形成してなる基板層20A〜20Cを複数層(本実施例では3層)積層してなる積層基板13Aとを設けてなる。また、積層基板13Aを構成する各基板層20A〜20Cの内側接続部18A〜18C上にバンプ14と接合する突起電極21,22をそれぞれ形成すると共に、この各突起電極21,22の先端部が互いに面一となるよう構成する。

請求項（抜粋）：

フェイスダウンボンディングされる構成とされた半導体素子と、外部接続端子が接続される外側接続部と前記半導体素子の電極が接続される内側接続部とを具備する配線層を絶縁テープ基材上に形成してなる基板層を複数層積層してなる積層基板とを具備しており、前記積層基板を構成する各基板層の内側接続部上に前記電極と接合する突起電極をそれぞれ形成すると共に、該各突起電極の先端部が互いに面一となるよう構成したことを特徴とする半導体装置。

IPC (3件)：

H01L 23/12 , H01L 21/60 311 , H01L 21/3205

FI (4件)：

H01L 23/12 N , H01L 21/60 311 S , H01L 21/88 , H01L 23/12 L

Fターム (11件)：

5F033VV07 , 5F044KK03 , 5F044KK07 , 5F044KK17 , 5F044KK18 , 5F044LL04 , 5F044LL07 , 5F044NN13 , 5F044NN18 , 5F044QQ02 , 5F044QQ04

前のページに戻る