特許
J-GLOBAL ID:200903015348424486

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平3-240431
公開番号(公開出願番号):特開平5-055225
出願日: 1991年08月26日
公開日(公表日): 1993年03月05日
要約:
【要約】【目的】 金属配線層をカバレージ良く形成することが可能であると共に、コンタクトホール内への金属配線層の埋め込みを均一に行うことが可能であり、微細化及び多層化する金属配線層を安定して形成することが可能な半導体装置の製造方法を提供することである。【構成】 半導体基板1を冷却しつつスパッタリング法により金属配線層を構成する材質の下地層14を形成し、次に、この下地層14の上に、金属配線層を構成する材質の表層16,16aを、半導体基板1を加熱しつつスパッタリング法により形成し、上記下地層14と表層16,16aとで金属配線層18,18aを構成する。
請求項(抜粋):
半導体基板上に積層してある層間絶縁膜層に形成されたコンタクトホール内に入り込むように、層間絶縁膜層上に金属配線層が積層してある半導体装置を製造する方法において、半導体基板を冷却しつつスパッタリング法により金属配線層を構成する材質の下地層を形成し、次に、この下地層の上に、金属配線層を構成する材質の表層を、半導体基板を加熱しつつスパッタリング法により形成し、上記下地層と表層とで金属配線層を構成することを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/3205 ,  H01L 21/203
FI (2件):
H01L 21/88 R ,  H01L 21/88 K

前のページに戻る