特許
J-GLOBAL ID：200903015386285074
レイアウト設計支援装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-124570
公開番号（公開出願番号）：特開平5-326836
出願日： 1992年05月18日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 後工程で結線すべきフレームのリードピンとの断線,接触等を可及的に回避し得るICチップのレイアウト図を作成し、開発済みのフレームの汎用性を高める。【構成】 フレーム情報設定部20は機能ブロックのサイズデータに基づきレイアウトに要するチップサイズを概算し、フレームデータ格納部17に格納されている開発済みの複数種のフレームデータの中から適合するフレームデータを入力し、パッド自動配置部22は入力されたフレームデータのリードピンと結線すべきパッドを、結線ルール,配置ルールを満足するとともに概算したチップサイズ内の位置に配置し、その後ブロック配置・配線部5が機能ブロックを配置し、機能ブロック間及び機能ブロック・パッド間を配線してレイアウトデータを作成する。
請求項（抜粋）：
後工程におけるフレームのリードピンとの結線が結線ルールを満足するように、リードピンとの結線端子であるパッド及びICチップを構成する部分回路ブロックを配置・配線ルールに則って配置・配線するICチップのレイアウト設計を支援する装置であって、そのサイズデータ及び配線情報を含む各部分回路ブロック及びパッドに関するデータを格納する手段と、複数種のフレームの各図形情報であるフレームデータを格納する手段と、パッドとリードピンとの結線ルールを定義する手段と、パッドとリードピンとの結線情報を設定する手段と、部分回路ブロックのサイズデータを用いて、該部分回路ブロックで構成されるICチップの概算サイズを算出する手段と、格納されているフレームデータを参照してレイアウト対象のICチップに適合するフレームのフレームデータを選択する手段と、選択したフレームデータのリードピンと前記結線ルールを満足して結線し得る位置であって前記概算サイズの範囲内に属する位置に、該リードピンと結線すべきパッドを配置したパッドレイアウトデータを作成する手段と、該パッドレイアウトデータを用いて、部分回路ブロックを配置・配線ルールに則って配置するとともに配線すべき部分回路ブロック間及び部分回路ブロック・パッド間を配線してICチップのレイアウトデータを作成する手段と、該レイアウトデータを格納する手段とを備えたことを特徴とするレイアウト設計支援装置。
IPC (2件)：
H01L 27/04
, G06F 15/60 370
