特許

J-GLOBAL ID：200903015392401760

個別半導体素子

発明者： 杉田 尚正
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-219400
公開番号（公開出願番号）：特開平7-074375
出願日： 1993年09月03日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 個別半導体素子の順方向電圧降下特性を大幅に改善する点。【構成】 本発明に係わる個別半導体素子ではV/AuSb/Ni/Auで構成する裏面電極を形成することによりオ-ミック特性を改善すると共に、その設置前に行うラッピング工程によりシリコン半導体基板の厚さを190μm以下にできるし、オ-ミック特性の改良により順方向電圧降下特性が向上する。

請求項（抜粋）：

不純物としてアンチモンを含む第1導電型のシリコン半導体基板と,前記シリコン半導体基板の一表面を覆い前記シリコン半導体基板より低濃度の第1導電型の半導体層と,前記半導体層表面を覆う酸化膜と,前記半導体層表面部分から内部にかけて位置する第2導電型の拡散領域と,前記第2導電型の拡散領域部分及び前記半導体層表面部分を覆う電極と,前記シリコン半導体基板の他表面に設置するAuSb系合金を含む裏面電極とを具備することを特徴とする個別半導体素子。

IPC (2件)：

H01L 29/93 ,  H01L 29/872

FI (3件)：

H01L 29/48 F ,  H01L 29/48 M ,  H01L 29/48 E

引用特許：

審査官引用 (3件)

• 特開昭60-206133
  
• 特開昭61-121435
  
• 特開昭47-018283