特許

J-GLOBAL ID：200903015396089478

半導体装置の製造方法

発明者： 田中 庸夫 ,  坂村 正二
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-114944
公開番号（公開出願番号）：特開平6-326303
出願日： 1993年05月17日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 ゲ-ト電極形成時のエッチングマスクとしてシリコン酸化膜を採用するとアスペクト比を小さくできるが、ゲ-ト電極上にシリコン酸化膜が残り、段差が大きくなる等の欠点がある。本発明では、この点を改良することを目的としている。【構成】 ゲ-ト電極形成時のエッチングマスクとして、リンを4wt%〜6wt%添加したPSG膜(15)を採用した。PSG膜(15)は、シリコン酸化膜よりもエッチングレ-トが高く、サイドウオ-ル形成後では、完全に除去することができる。

請求項（抜粋）：

半導体基板上の全面に形成されたゲート電極材料膜をエッチングしてゲート電極を形成する工程で、不純物を添加したシリコン酸化膜をマスクとすることを特徴とした半導体装置の製造方法。

IPC (4件)：

H01L 29/784 ,  H01L 21/266 ,  H01L 21/283 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 G ,  H01L 21/265 M ,  H01L 29/78 301 P