化合物半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-023679
公開番号（公開出願番号）：特開2002-231732
出願日： 2001年01月31日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】化合物半導体装置では、基板上に直接配線層を設けた配線構造を採用していたが、近接するパッド等から空乏層が広がるためにアイソレーションを確保するために20μm以上離間させていた。【解決手段】予定のゲート電極69上にレジスト層58を残し、ソース領域56およびドレイン領域57表面と予定の配線領域59上に酸化膜61を付着する工程で、配線層70の下にパッド酸化膜62を敷くことにより、空乏層の広がりを抑制する配線構造を工程数を増やすことなく実現する化合物半導体装置の製造方法を提供することに特徴がある。

請求項（抜粋）：

ゲート電極を形成するゲート金属層を付着する工程以前に予定のパッド領域に近接した配線層の下にパッド酸化膜を付着する工程と、前記パッド酸化膜上に前記ゲート金属層を付着して配線層を形成する工程とを具備することを特徴とする化合物半導体装置の製造方法。

IPC (4件)：

H01L 21/338 , H01L 29/812 , H01L 21/28 , H01L 21/28 301

FI (3件)：

H01L 21/28 G , H01L 21/28 301 H , H01L 29/80 F

Fターム (39件)：

4M104AA05 , 4M104BB11 , 4M104BB15 , 4M104CC01 , 4M104CC05 , 4M104DD02 , 4M104DD08 , 4M104DD16 , 4M104DD17 , 4M104DD34 , 4M104DD68 , 4M104EE05 , 4M104EE14 , 4M104EE17 , 4M104FF13 , 4M104FF17 , 4M104FF18 , 4M104FF22 , 4M104GG12 , 4M104HH20 , 5F102FA00 , 5F102GA01 , 5F102GA17 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ05 , 5F102GS02 , 5F102GT01 , 5F102GT03 , 5F102HA06 , 5F102HA14 , 5F102HA20 , 5F102HB02 , 5F102HB03 , 5F102HB07 , 5F102HC00 , 5F102HC07 , 5F102HC19

前のページに戻る