特許

J-GLOBAL ID：200903015411445960

漸次的ターンオンCMOSドライバ

発明者： ウィリアム エドワード ミラー ,  フランクリン サイ-ワイ ホ
出願人/特許権者： ナショナル セミコンダクタ コーポレイション
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175818
公開番号（公開出願番号）：特開平5-291940
出願日： 1992年07月03日
公開日（公表日）： 1993年11月05日
要約：

【要約】 (修正有)【目的】 ドライバ用のチップ面積を著しく増加することなしに、出力電流波形内に発生する高調波成分を減少させたCMOSドライバ及び3状態CMOSドライバを提供する。【構成】 ?@入力信号を受取る入力ポート154及び出力信号を供給する出力ポート118、?A第一電源と第二電源との間に直列結合された出力PMOS装置M1と出力NMOS装置M2とを備えるCMOSインバータ、?BPMOS及びNMOS出力装置はゲート及び出力ポートへ結合された出力リードを備えており、入力ポート154とPMOS及びNMOS出力装置のゲート120,124との間に結合されたオフよりも一層ゆっくりと各出力装置をオンへ駆動する遅延手段が設けられており、出力ポートにおける出力信号が、遅延手段なしでCMOSドライバにより発生される出力信号と比較して遷移時間が増加されており且つ高調波が減少されてなるCMOSドライバ100。

請求項（抜粋）：

集積回路CMOSドライバにおいて、入力信号を受取る入力ポート及び出力信号を供給する出力ポートが設けられており、第一電源と第二電源との間に直列結合された出力PMOS装置と出力NMOS装置とを具備するCMOSインバータが設けられており、前記PMOS及びNMOS出力装置の各々はゲートを具備すると共に前記出力ポートへ結合された出力リードを具備しており、前記入力ポートと前記PMOS及びNMOS出力装置のゲートとの間に結合されておりオフよりも一層ゆっくりと前記各出力装置をオンへ駆動する遅延手段が設けられており、前記出力ポートにおける出力信号が、前記遅延手段なしでCMOSドライバにより発生される出力信号と比較して遷移時間が増加されており且つ高調波が減少されていることを特徴とするCMOSドライバ。

IPC (5件)：

H03K 19/0948 ,  H01C 13/00 ,  H03K 5/13 ,  H03K 17/16 ,  H03K 19/0175

FI (2件)：

H03K 19/094 B ,  H03K 19/00 101 F

引用特許：

審査官引用 (2件)

• 特開平1-240013
  
• 特開平2-123821