特許

J-GLOBAL ID：200903015432060554

半導体集積回路およびこれを用いた無線通信装置

発明者： 扇原 孝浩
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2001-053406
公開番号（公開出願番号）：特開2002-261554
出願日： 2001年02月28日
公開日（公表日）： 2002年09月13日
要約：

【要約】【課題】 入力信号の一部を接地側へバイパスさせた場合、利得を減衰させた分だけIIP3特性を向上できるが、システム設計上オーバースペックとなる。【解決手段】 信号増幅用FETQ1を含む増幅回路部11に対して、入力信号RFinの強度に応じて入力信号RFinの一部を接地側へバイパスさせる第1のバイパス回路部12と、入力信号RFinの強度に応じて入力信号RFinの一部を出力側へバイパスさせる第2のバイパス回路部13を設けて利得減衰制御を行うとともに、第1のバイパス回路部12によって入力信号RFinの一部を接地側へバイパスするときに信号増幅用FETQ1のドレインバイアス電流を減じ、第2のバイパス回路部13によって入力信号RFinの一部を出力側へバイパスするときに信号増幅用FETQ1のドレインバイアス電流を遮断する制御回路部21を設けてドレインバイアス電流制御を行うようにする。

請求項（抜粋）：

ゲートに与えられる入力信号を増幅する少なくとも1段の信号増幅用トランジスタと、前記入力信号の強度に応じて当該入力信号の一部を接地側へバイパスさせる第1のバイパス手段と、前記入力信号の強度に応じて当該入力信号の一部を出力側へバイパスさせる第2のバイパス手段とを備えたことを特徴とする半導体集積回路。

IPC (3件)：

H03G 3/20 ,  H03G 3/10 ,  H03G 3/30

FI (3件)：

H03G 3/20 D ,  H03G 3/10 A ,  H03G 3/30 A

Fターム (22件)：

5J100AA14 ,  5J100AA26 ,  5J100BA01 ,  5J100BA04 ,  5J100BB02 ,  5J100BB07 ,  5J100BB11 ,  5J100BB13 ,  5J100BB16 ,  5J100BC04 ,  5J100BC07 ,  5J100CA02 ,  5J100CA12 ,  5J100DA06 ,  5J100EA02 ,  5J100FA02 ,  5J100JA01 ,  5J100KA05 ,  5J100LA10 ,  5J100QA01 ,  5J100QA04 ,  5J100SA02