特許

J-GLOBAL ID：200903015488041234

トランジスタ素子、その製造方法、トランジスタ回路、集積回路装置

発明者： 大野 剛史
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-023903
公開番号（公開出願番号）：特開2000-223585
出願日： 1999年02月01日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 MOSトランジスタの製造誤差による出力インピーダンスの変動を防止する。【解決手段】 MOSトランジスタ111,112のソース電極113,114と給電端子123,124を離反させて抵抗電極131,132で接続する。この抵抗電極131,132は、ゲート電極117,118と同等な層幅に同一の工程で形成し、抵抗値をMOSトランジスタ111,112のオン抵抗と同等とする。製造誤差による層幅の増減をゲート電極117,118と抵抗電極131,132に同等に発生させ、その出力インピーダンスへの影響を相殺させる。

請求項（抜粋）：

入力端子に接続されているゲート電極と、出力端子に接続されているドレイン電極と、給電端子に接続されているソース電極と、を具備しており、オン状態で所定のオン抵抗を発生するMOS(Metal Oxide Semiconductor)構造のトランジスタ素子であって、前記ソース電極と前記給電端子とが抵抗電極を介して接続されており、この抵抗電極は、抵抗値が前記オン抵抗と同等であり、前記ゲート電極と同等な層幅に同一の工程で形成されているトランジスタ素子。

IPC (6件)：

H01L 21/8234 ,  H01L 27/06 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/06 102 A ,  H01L 27/04 P ,  H01L 27/08 321 A

Fターム (11件)：

5F038AR06 ,  5F038AR21 ,  5F048AA00 ,  5F048AB05 ,  5F048AB07 ,  5F048AC03 ,  5F048AC10 ,  5F048BB01 ,  5F048BB04 ,  5F048BC01 ,  5F048BF01