特許
J-GLOBAL ID:200903015488354860
半導体装置の製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
,
,
代理人 (1件):
福田 賢三 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-017680
公開番号(公開出願番号):特開2002-222943
出願日: 2001年01月25日
公開日(公表日): 2002年08月09日
要約:
【要約】【課題】炭化珪素基板を用いた半導体装置において、ノーマリーオンにならず、しかも高いホットキャリア耐性や、高パンスルー耐性、あるいは、高チャネル移動度を有する埋め込みチャネル領域型トランジスタである半導体装置の製造方法を提供することを目的としている。【解決手段】P型の炭化珪素基板を用いた埋め込みチャネル型トランジスタの製造方法において、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、その後、ゲート絶縁膜を形成する工程と、その後に該ゲート絶縁膜を、水蒸気を含んだ500°C以上の雰囲気に晒す工程とを含む。また、ゲート絶縁膜を乾燥酸素を用いた熱酸化法で形成する。
請求項(抜粋):
P型の炭化珪素からなる領域が形成された半導体基板と、該P型領域上にゲート絶縁膜が形成された構成と、P型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のN型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がN型不純物領域からなる構成とを有することを特徴とする半導体装置において、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、前記の、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程の後、ゲート絶縁膜を形成する工程と、前記のゲート絶縁膜を形成する工程の後に該ゲート絶縁膜を、水蒸気を含んだ500°C以上の雰囲気に晒す工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 29/78
, H01L 21/28 301
, H01L 21/28
, H01L 21/316
, H01L 29/43
FI (7件):
H01L 21/28 301 A
, H01L 21/28 301 T
, H01L 21/316 S
, H01L 21/316 P
, H01L 29/78 301 B
, H01L 29/62 G
, H01L 29/78 301 G
Fターム (43件):
4M104AA03
, 4M104BB01
, 4M104BB05
, 4M104BB40
, 4M104CC05
, 4M104DD16
, 4M104DD34
, 4M104DD37
, 4M104DD43
, 4M104DD57
, 4M104DD64
, 4M104DD65
, 4M104DD79
, 4M104EE03
, 4M104FF14
, 4M104GG09
, 4M104HH16
, 5F040DA01
, 5F040DA17
, 5F040DA18
, 5F040DA22
, 5F040DC02
, 5F040EC01
, 5F040EC04
, 5F040EC07
, 5F040EC13
, 5F040ED00
, 5F040EE04
, 5F040EE05
, 5F040EH01
, 5F040EH02
, 5F040EM01
, 5F040EM02
, 5F040FB05
, 5F040FC21
, 5F058BA20
, 5F058BB10
, 5F058BC02
, 5F058BF56
, 5F058BF62
, 5F058BF63
, 5F058BH20
, 5F058BJ10
引用特許:
審査官引用 (1件)
-
相補型半導体装置
公報種別:公開公報
出願番号:特願平6-338340
出願人:ソニー株式会社
引用文献: