特許

J-GLOBAL ID：200903015488728086

RTC回路

発明者： 木村 泰之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-123793
公開番号（公開出願番号）：特開2000-315121
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
要約：

【要約】【課題】 消費電流の増大や機器の大型化を招くことなく、簡便な構成で高精度に時刻補正を行うことが可能なRTC回路を提供する。【解決手段】 機器の電源投入時などに、動作制御部60が基準発振器30と周波数誤差検出器40とを動作制御して、周波数誤差検出器40が基準発振器30にて生成される精度の高い基準クロックを用いて、時計発振器10にて生成される基本クロックの周波数誤差を測定する。この周波数誤差は補正機能付き発振器50に常時入力される。補正機能付き発振器50は、分周器20で分周された基本クロックで動作するディジタル発振器で、予め設定される固定値と上記周波数誤差とを、要求される精度に応じたビット数のデータで累積加算し、この累積加算結果のMSBに基づくクロックを生成し、周波数誤差の累積がMSBまで繰り上がることにより、生成するクロックが補正されるようにしたものである。

請求項（抜粋）：

クロック生成を行うRTC(Real Time Clock)回路において、常時動作して、基本クロックを生成する第1の発振手段と、制御信号を通じた指示に応じて動作し、前記第1の発振手段の基本クロックよりも高速かつ高精度な基準クロックを用いて、所定のゲート時間分の前記基本クロックをカウントすることにより周波数誤差を検出する周波数誤差検出手段と、前記基本クロックで動作し、前記周波数誤差検出手段にて求めた周波数誤差に応じたクロックを生成する第2の発振手段とを具備することを特徴とするRTC回路。

IPC (2件)：

G06F 1/14 ,  G04G 3/00

FI (2件)：

G06F 1/04 351 A ,  G04G 3/00 J

Fターム (5件)：

2F002AA01 ,  2F002AA07 ,  2F002AD03 ,  2F002CB06 ,  2F002CB11