特許

J-GLOBAL ID：200903015528577981

バス制御方法

発明者： 藤野 淑子 ,  石崎 寛美 ,  丸山 輝幸
出願人/特許権者： 株式会社リコー
代理人 (1件)： 柏木 明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-152570
公開番号（公開出願番号）：特開平7-013923
出願日： 1993年06月24日
公開日（公表日）： 1995年01月17日
要約：

【要約】【目的】 CPUステータスのバスアイドル状態を検出するための検出回路が不要で必要になるまではCPUが最優先でバス占有権を確保し得るとともに、緊急DMA信号を発生させるための回路が不要で、データの必要の度合いに応じた優先レベルを持つDMA転送要求信号の発生が可能なこと。【構成】 複数のモジュールを共通バスに接続したシステムにおいて、バス要求に優先度を設定するとともに、共通バスにバスアービタを接続し、各モジュールからの複数の優先度レベルのバス要求に対してバスアービタによりバスアービトレーションするようにした。また、DMAコントローラのバス要求信号を複線化してバス要求の度合いに応じた優先度レベルを持たせた。さらには、バス要求に複数のレベルを持たせるとともにDMAコントローラ内にデータ量の閾値を持つデータバッファを有し、閾値に従い複数のレベルのバス要求を発生させるようにした。

請求項（抜粋）：

CPU、メモリ、DMAコントローラ等の複数のモジュールを共通バスに接続したシステムにおいて、バス要求に優先度を設定するとともに、前記共通バスにバスアービタを接続し、各モジュールからの複数の優先度レベルのバス要求に対して前記バスアービタによりバスアービトレーションするようにしたことを特徴とするバス制御方法。