特許
J-GLOBAL ID:200903015528907817
低電力メモリシステム
発明者:
,
出願人/特許権者:
代理人 (1件):
富田 和子
公報種別:公開公報
出願番号(国際出願番号):特願平8-142554
公開番号(公開出願番号):特開平9-069063
出願日: 1996年06月05日
公開日(公表日): 1997年03月11日
要約:
【要約】【課題】高スレショールド高電源電圧メモリセルとともに低スレショールド電圧低電源電圧メモリセルを実現する低電力メモリアーキテクチャを提供する。【解決手段】低電圧源により駆動される低スレショールド電圧トランジスタを有するメモリユニットで構成された第1メモリ領域MEM-Aと、高電圧源により駆動される高スレショールド電圧セルを有するメモリユニットで構成された第2メモリ領域MEM-Bを備える。MEM-Aは高頻度アクセス変数を記憶し、MEM-Bは低頻度アクセス変数を記憶する。MEM-Aに記憶された最も高い頻度でアクセスされる変数はその低電源電圧および低スレショールド電圧設計に起因してアクセス当たりの電力消費が低レベルで高速なアクセスを可能とする。逆に、MEM-Bに記憶される低頻度アクセス変数については、アクセス当たり高電力を必要とするが、静的安定状態という条件下では漏れ電流が無視できるほど小さい。
請求項(抜粋):
ホストプロセッサが使用する命令およびデータを格納する低電力組合せメモリシステムであって、アクセス頻度の高い命令およびデータを格納するメモリユニットを有する第1のメモリ要素を備え、この各メモリユニットは、それぞれのメモリユニットの第1および第2の状態を指定するための第1のスレショールド電圧を有する低電力トランジスタで構成され、この低電力トランジスタは第1の電源電圧により駆動され、さらにアクセス頻度の低い命令およびデータを格納するメモリユニットを有する第2のメモリ要素を備え、この各メモリユニットは、前記第1および第2の状態間を指定するための前記第1のスレショールド電圧より高い第2のスレショールド電圧を有する高電力トランジスタで構成され、この高電力トランジスタは前記第1の電源電圧より高い第2の電源電圧により駆動され、前記第1のメモリ要素は、前記ホストによるアクセス時の消費電力が前記第2のメモリ要素より低く、前記第2のメモリ要素は、静的動作時の消費電力が前記第1のメモリ要素より低いことを特徴とする低電力メモリシステム。
前のページに戻る