特許
J-GLOBAL ID:200903015552830094
画像分割処理用の画像信号処理装置、方法及びプログラム
発明者:
,
出願人/特許権者:
代理人 (2件):
杉村 憲司
, 英 貢
公報種別:公開公報
出願番号(国際出願番号):特願2008-105944
公開番号(公開出願番号):特開2009-260550
出願日: 2008年04月15日
公開日(公表日): 2009年11月05日
要約:
【課題】任意の映像フォーマットの高解像度画像を複数のサブ画像に変換する画像信号処理装置、方法及びプログラムを提供する。【解決手段】本発明による画像信号処理装置1は、行画素数m*(a*2k)×列画素数n*(b*2l)からなる高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割する第1の分割手段(12)と、前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割する第2の分割手段(14)と、前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成する手段(15)とを備える。【選択図】図2
請求項(抜粋):
1以上の整数a,b,m,n、及び0以上の整数k,lとして、行画素数m*(a*2k)×列画素数n*(b*2l)からなる超高精細度の高解像度画像を分割して、並列処理するための低解像度化処理する画像信号処理装置であって、
前記高解像度画像を、隣接して連なる画素構成の行画素数(a*2k)×列画素数(b*2l)からなるブロック領域で、m×n個に分割する第1の分割手段と、
前記m×n個のブロック領域の各々を、隣接して連なる画素構成の行画素数2k×列画素数2lからなる画素ブロックで、a×b個に分割する第2の分割手段と、
前記m×n個のブロック領域の各々に対して同一位置にある、行画素数2k×列画素数2lの画素ブロックを順次取り出し、a×b個の行画素数m*2k×列画素数n*2lからなる低解像度画像を生成するための低解像度化した信号を送出する手段とを備えることを特徴とする、画像信号処理装置。
IPC (6件):
H04N 11/20
, H04N 1/387
, G06T 3/40
, H04N 1/60
, H04N 1/46
, H04N 7/01
FI (6件):
H04N11/20
, H04N1/387 101
, G06T3/40 D
, H04N1/40 D
, H04N1/46 Z
, H04N7/01 Z
Fターム (45件):
5B057AA20
, 5B057CA01
, 5B057CA08
, 5B057CA12
, 5B057CA16
, 5B057CB01
, 5B057CB08
, 5B057CB12
, 5B057CB16
, 5B057CC02
, 5B057CD07
, 5B057CE09
, 5B057CE16
, 5B057CH04
, 5B057DA16
, 5C057AA03
, 5C057CA00
, 5C057EA01
, 5C057EA02
, 5C057EK04
, 5C057GG01
, 5C063BA20
, 5C063CA05
, 5C076AA22
, 5C076AA26
, 5C076AA36
, 5C076BA04
, 5C076BB06
, 5C076BB14
, 5C077LL17
, 5C077MP08
, 5C077NP03
, 5C077PP20
, 5C077PP32
, 5C077PP34
, 5C077RR18
, 5C077SS07
, 5C079HB01
, 5C079HB04
, 5C079JA14
, 5C079LA28
, 5C079LA37
, 5C079LA39
, 5C079NA11
, 5C079NA27
前のページに戻る