特許
J-GLOBAL ID：200903015605655400
昇圧回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-241931
公開番号（公開出願番号）：特開平6-098531
出願日： 1992年09月10日
公開日（公表日）： 1994年04月08日
要約：
【要約】【目的】 この発明は、プッシュプル回路内の各トランジスタのドロップ電圧を抑制して昇圧効率を向上させた昇圧回路を得る。【構成】 第1のトランジスタ31に並列接続されて第1のトランジスタと同期してオンオフされる第3のトランジスタ10と、昇圧出力端子8と制御入力端子30との間に挿入されたベース電流用抵抗器11とを設け、第1のトランジスタのオン時に、第3のトランジスタを同時にオンさせて並列トランジスタのドロップ電圧を低減させ、第2のトランジスタ32のオン時に、昇圧電圧を第2のトランジスタのベースに印加して、第2のトランジスタのドロップ電圧を低減させる。
請求項（抜粋）：
基準周波数信号を生成する発振回路と、前記基準周波数信号の半周期毎に交互にオンオフされる第1及び第2のトランジスタを含み充電出力端子から電源又はグランド電位を出力するプッシュプル回路と、前記基準周波数信号の第1の半周期に同期して前記電源により前記第1のトランジスタを介して充電される第1のコンデンサと、前記第1の半周期に続く第2の半周期に同期して前記電源と前記第1のコンデンサの充電電圧との和電圧により前記第2のトランジスタを介して充電される第2のコンデンサとを有し、前記第2のコンデンサの陽極側の充電電圧を昇圧出力端子から出力する昇圧回路において、前記第1のトランジスタに並列接続されて前記第1のトランジスタと同期してオンオフされる第3のトランジスタと、前記昇圧出力端子と前記プッシュプル回路の制御入力端子との間に挿入されたベース電流用抵抗器とを備えたことを特徴とする昇圧回路。
IPC (2件)：
前のページに戻る
