特許
J-GLOBAL ID：200903015619543141
半導体装置のMOS容量
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-191510
公開番号（公開出願番号）：特開平7-045789
出願日： 1993年08月03日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】MOS容量をディプレッション化するために必要なイオン注入工程を削減する。【構成】P型の半導体基板106上にNウエル101を形成し、その中にN型拡散層104とゲートポリシリコン103を形成する。ゲート下の半導体基板-ゲート酸化膜の界面がN型になるため、このMOS容量はディプレッション化する。
請求項（抜粋）：
一導電型の半導体基板と、この半導体基板上に形成されたゲート酸化膜と、このゲート酸化膜上に形成されたゲートと、このゲートの近傍でかつ前記半導体基板の表面に形成された逆導電型の拡散層と、逆導電型のウエルとを備える半導体装置のMOS容量において、前記ゲートと前記拡散層とが前記ウエル内に設けられていることを特徴とする半導体装置のMOS容量。
IPC (2件)：
引用特許：
前のページに戻る
