特許
J-GLOBAL ID:200903015624582767
半導体装置の製造方法及び半導体装置
発明者:
,
出願人/特許権者:
代理人 (3件):
伊藤 洋二
, 三浦 高広
, 水野 史博
公報種別:公開公報
出願番号(国際出願番号):特願2002-161594
公開番号(公開出願番号):特開2004-014554
出願日: 2002年06月03日
公開日(公表日): 2004年01月15日
要約:
【課題】エピタキシャル成長膜を形成する前に行う非酸化性、かつ非窒化性の雰囲気での熱処理工程において、半導体基板のうちトレンチが形成されている領域におけるドーパント濃度を所望の濃度とすることができる半導体装置の製造方法及びその方法により形成された半導体装置を提供する。【解決手段】n+型基板1上に所望のドーパント濃度とされたn型ドリフト領域2が形成された半導体基板において、n型ドリフト領域2にトレンチ10を形成する。その後、トレンチ10の内壁表面の平坦化及び結晶性向上のための熱処理を行う。この熱処理は、非酸化性かつ非窒化性雰囲気下で行うが、このとき、n型ドリフト領域2が所望の濃度に維持されるように、ドーパントが混入された雰囲気下にて、熱処理する。その後、トレンチ10内にエピタキシャル成長膜33を形成する。【選択図】 図4
請求項(抜粋):
半導体基板(32)のうち、所定領域(2)に形成されたトレンチ(10)内にエピタキシャル成長膜(3)を備える半導体装置の製造方法において、
半導体基板(32)のうち、所定領域(2)にトレンチ(10)を形成する工程と、
非酸化性かつ非窒化性雰囲気であって、導電型が前記所定領域(2)の導電型と同一であるドーパント、もしくは前記ドーパントを含む化合物が混入された雰囲気中にて熱処理することで、前記トレンチ(10)の内壁表面を平坦化すると共に、前記所定領域(2)のドーパント濃度を該熱処理前での濃度にて維持する工程と、
前記トレンチ(10)内にエピタキシャル成長膜(33)を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L29/78
, H01L21/205
, H01L21/324
, H01L21/336
FI (9件):
H01L29/78 652H
, H01L29/78 652N
, H01L29/78 653A
, H01L21/205
, H01L21/324 X
, H01L29/78 658E
, H01L29/78 658G
, H01L29/78 658A
, H01L29/78 658F
Fターム (11件):
5F045AA03
, 5F045AA06
, 5F045AA08
, 5F045AB02
, 5F045AF03
, 5F045AF12
, 5F045CA05
, 5F045DB09
, 5F045GH10
, 5F045HA03
, 5F045HA04
前のページに戻る