特許

J-GLOBAL ID：200903015630480135

不揮発性半導体記憶装置及びその書き込み方法

発明者： 青笹 浩 ,  林 豊 ,  藤原 一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-121461
公開番号（公開出願番号）：特開平11-224940
出願日： 1998年04月30日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】プログラム電圧の低減に伴う非選択セルへの誤書き込みを有効に防止する。【解決手段】半導体のチャネル形成領域上に電荷蓄積手段を含む絶縁膜を介して積層された第1の制御電極(例えば、ワード線WL11〜WL1n)に電圧を印加し、電荷蓄積手段への電荷の注入又は引き抜きを情報記憶の基本動作とする記憶素子M11a〜M1naと、その電荷の注入又は引き抜きの際に記憶素子のチャネル形成領域に所定の電位を伝達する素子(例えば、他の記憶素子又は選択素子)とを有する。また、記憶素子と所定の電位を伝達する素子との間の半導体領域と容量結合し、当該半導体領域に対し素子間チャネルまたは空乏層の形成と電位の制御を行う第2の制御電極22が、当該素子間不純物領域上に絶縁膜20を介して設けられている。

請求項（抜粋）：

半導体のチャネル形成領域上に電荷蓄積手段を含む絶縁膜を介して積層された第1の制御電極に電圧を印加し、前記電荷蓄積手段に対し電荷を電気的に注入し又は当該電荷蓄積手段から電荷を引き抜くことにより情報を記憶する記憶素子と、前記電荷の注入又は引き抜きの際に前記チャネル形成領域に所定の電位を伝達する素子とを有する不揮発性半導体記憶装置であって、前記記憶素子と前記所定電位を伝達する素子との間の半導体領域と容量結合し、当該半導体領域に対し素子間チャネルまたは空乏層の形成と電位の制御を行う第2の制御電極が、当該記憶素子と所定電圧を伝達する素子との間の半導体領域上に絶縁膜を介して設けられている不揮発性半導体記憶装置。

IPC (5件)：

H01L 27/115 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  G11C 17/00 622 Z ,  H01L 29/78 371