特許

J-GLOBAL ID：200903015646196992

半導体装置およびその製造方法

発明者： 藤井 靖久 ,  鴨島 隆夫 ,  松岡 長
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-112947
公開番号（公開出願番号）：特開2004-319834
出願日： 2003年04月17日
公開日（公表日）： 2004年11月11日
要約：

【課題】ストレスマイグレーションによるビア下近傍におけるマイクロボイドの集中を抑制できる半導体装置およびその製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、銅層5、12をメッキにより形成する工程と、その銅層5、12上に欠陥捕獲膜13を形成する工程と、たとえばアニールにより銅層5、12中の欠陥を欠陥捕獲膜13中に移動させる工程と、欠陥捕獲膜13を除去する工程とを備えている。【選択図】 図3

請求項（抜粋）：

第1の銅層と、 前記第1の銅層上に形成され、かつ前記第1の銅層に達する孔を有する絶縁層と、 前記孔を介して前記第1の銅層に電気的に接続された第2の銅層と、 前記第2の銅層と前記絶縁層との間に位置し、かつ前記第1の銅層と前記第2の銅層との間に位置するバリア層とを備え、 前記バリア層は、窒化タンタル層を前記窒化タンタル層よりも銅との密着性の良い層で挟んだ構造を有する、半導体装置。

IPC (2件)：

H01L21/3205 ,  H01L21/768

FI (3件)：

H01L21/88 M ,  H01L21/90 A ,  H01L21/88 R

Fターム (36件)：

5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ59 ,  5F033QQ61 ,  5F033QQ73 ,  5F033QQ79 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033XX05 ,  5F033XX13 ,  5F033XX14