特許

J-GLOBAL ID：200903015653633516

符号化率可変伝送方式

発明者： 内島 誠 ,  吉田 誠
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-337473
公開番号（公開出願番号）：特開平5-175941
出願日： 1991年12月20日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】通信における誤り訂正方式に関し、フレーム内のデータの重要度に応じて誤り率を変化させる符号化率可変伝送方式を提供することを目的とする。【構成】符号化部では、S/P変換器11で、シリアル信号をKビットのパラレル信号に変換し、符号化器1で、このパラレル信号をNビットのパラレルデータからなるたたみ込み符号に変換し、n個の遅延器2で、Nビットのパラレルデータ中のnビットを遅延させ、(N-n)個のFIFO3で、Nビットのパラレルデータ中の(N-n)ビットを遅延クロック数可変で遅延させ、n個の選択器4で、遅延器2の1個と各FIFO3の出力から1つを選択し、タイミング制御部34で、FIFO3の書き込み,読み出しと選択器4の選択とを制御し、MUX35で、n個の選択器4の出力を多重化してm個の伝送路に出力する。復号化部では、符号化部と逆の順序で復号してもとの信号を再生することで構成する。

請求項（抜粋）：

送信側において入力信号をたたみ込み符号に変換して送信し、受信側において該たたみ込み符号をビタビ復号して受信する符号化伝送方式の符号化部において、シリアル信号からなるディジタルデータをKビットのパラレル信号に変換するS/P変換器(11)と、該Kビットのパラレル信号をNビットのパラレルデータからなるたたみ込み符号に変換する符号化器(1)と、該Nビットのパラレルデータのうちのnビットをそれぞれ遅延させるn個の遅延器(2)と、該Nビットのパラレルデータのうちの(N-n)ビットをそれぞれ遅延クロック数可変で遅延させる(N-n)個のFIFO(3)と、前記遅延器(2)のいずれか1個と各FIFO(3)の出力とから1つを選択するn個の選択器(4)と、前記FIFO(3)における書き込みおよび読み出しと、選択器(4)における選択とを制御するタイミング制御部(34)と、前記n個の選択器(4)からの出力を多重化してm個の伝送路に出力するMUX(35)とを備え、前記符号化器(1)において生成された符号における消去ビットを前記タイミング制御部(34)が動的に制御することによって、フレーム内の平均符号化率より小さい符号化率の情報部分の余剰ビットを該平均符号化率より大きい符号化率の情報の空きビットに埋め込むようにしたことを特徴とする符号化率可変伝送方式。

IPC (2件)：

H04L 1/00 ,  H03M 13/12