特許

J-GLOBAL ID：200903015654464670

CMP補助のリフトオフ微細パターニング

発明者： マリ-クレア・シリル ,  フレデリック・エイチ・ディル ,  シェンジェ・ウォン ,  ジュ-ルン・リー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (3件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2003-367987
公開番号（公開出願番号）：特開2004-186673
出願日： 2003年10月28日
公開日（公表日）： 2004年07月02日
要約：

【課題】マイクロ電子デバイスおよびナノ構造のための真空堆積された薄膜のためのCMP補助されたリフトオフ微細パターニングを提供すること。【解決手段】基板を覆う第1の膜と、第1の膜を覆う第1の研磨耐性層と、第1の研磨耐性層を覆う第2の膜と、第2の膜を覆う第2の研磨耐性層と、第1および第2の膜の間の一般的には垂直な接合部であって、第1および第2の研磨耐性層はダイヤモンド・ライク・カーボンを含む接合部とを具備するマイクロ電子デバイスのための形成方法および構造。第1の膜は電気抵抗材料を含み、一方、第2の膜は低抵抗導電材料を含む。第1の膜は磁気読取センサとして具現された電気抵抗である。電気抵抗材料は磁界に敏感に反応する。本デバイスは第1および第2の膜の間に一般的に垂直な接合部と、電気抵抗材料に隣接する絶縁膜とをさらに含む。【選択図】 図13

請求項（抜粋）：

a)基板を覆う第1の膜と、 b)前記第1の膜を覆う第1の研磨耐性層と、 c)前記第1の研磨耐性層を覆う第2の膜と、 d)前記第2の膜を覆う第2の研磨耐性層と、 e)前記第1および第2の膜の間の一般的には垂直な接合部であって、前記第1および第2の研磨耐性層はダイヤモンド・ライク・カーボンを含む、接合部とを、 具備するマイクロ電子デバイス。

IPC (3件)：

H01L43/08 ,  G11B5/39 ,  H01L21/304

FI (3件)：

H01L43/08 Z ,  G11B5/39 ,  H01L21/304 622X

Fターム (3件)：

5D034BA02 ,  5D034BA09 ,  5D034DA07

引用特許：

出願人引用 (2件)

• 米国特許第3873361号
  
• 米国特許第5246884号