特許
J-GLOBAL ID：200903015667038696
プログラマブルコントローラI/Oユニットデバッグ装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-021049
公開番号（公開出願番号）：特開2000-222008
出願日： 1999年01月29日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 I/Oユニット内に特別な開発支援装置やシリアル通信装置などのハードウェアを使用せずにマイクロプロセッサのプログラムデバッグが可能であり、また不具合が発生した場合でもプログラムの実行状態でMPU内部の動作確認が可能であるなどの改良にある。【解決手段】 メインCPUユニットの内部にCPUと、シリアル通信ポートと、バスインタフェースとを設け、I/Oユニットの内部にMPUと、MPUとCPUとを接続するためのデュアルポートRAMと、バスインタフェースとを設け、プログラミングコンソールからI/Oユニット内部MPUのプログラムの実行制御および確認をするためのMPUデバッグ手段を、前記バスインタフェースとデュアルポートRAMとメインCPUユニットを経由するよう構成したものである。
請求項（抜粋）：
メインCPUユニット(1)と分割されたI/Oユニット(2)とを接続するためにベースユニット(5)を使用するプログラマブルコントローラにおいて、メインCPUユニット(1)の内部にCPU(11)と、CPU(11)とプログラミングコンソール(4)を接続するためのシリアル通信ポート(15)と、CPU(11)とI/Oユニット(2)とを接続するためのバスインタフェース(16)とを設け、I/Oユニット(2)の内部にMPU(21)と、MPU(21)とCPU(11)とを接続するためのデュアルポートRAM(27)と、バスインタフェース(26)とを設け、プログラミングコンソール(4)からI/Oユニット(2)内部MPU(21)のプログラムの実行制御および確認をするためのMPUデバッグ手段(34)を、前記バスインタフェース(16)、(26)とデュアルポートRAM(27)とメインCPUユニット(1)を経由して提供することを特徴とするプログラマブルコントローラI/Oユニットデバッグ装置。
Fターム (13件)：
5H220BB09
, 5H220BB12
, 5H220CC09
, 5H220CX04
, 5H220CX05
, 5H220EE09
, 5H220FF03
, 5H220HH01
, 5H220JJ12
, 5H220JJ13
, 5H220JJ24
, 5H220JJ59
, 5H220KK08
