特許
J-GLOBAL ID：200903015704395240
半導体記憶回路装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-220218
公開番号（公開出願番号）：特開平8-087885
出願日： 1994年09月14日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】ワード数とビット数の刻み幅が木目細かいコンパイルド方式のメモリの提供。【構成】アドレスの下位ビットをYアドレスに、上位ビットをXアドレスに割当て、Yアドレスでメモリマットのカラムを選択し、Xアドレスでメモリマットのロウを選択するようにし、Xデコーダをプリデコーダとメインデコーダから構成し、Xメインデコーダをメモリマットのロウに対応させて配置したコンパイルドメモリ。
請求項（抜粋）：
アドレスの下位ビットをYアドレスに、アドレスの上位ビットをXアドレスに割当て、上記Yアドレスでメモリマットのカラムを選択し、上記Xアドレスでメモリマットのロウを選択するようにし、Xデコーダをアドレスバッファの出力を受けるプリデコーダと該プリデコーダの出力を受けるメインデコーダから構成し、上記メインデコーダを上記メモリマットのロウと一対一に対応させて配置したことを特徴とするコンパイルド方式の半導体記憶回路装置。
IPC (2件)：
G11C 11/408
, H01L 27/118
G11C 11/34 354 B
, H01L 21/82 M
