特許

J-GLOBAL ID：200903015719245938

ダウンカウンタを用いたタイマ回路

発明者： 平間 保幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-117863
公開番号（公開出願番号）：特開平5-314879
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 タイマ回路に関し、クロックの立ち上がりに非同期で設定値をダウンカウンタにロードしてもタイムアウト信号を出力出来るタイマ回路の提供を目的とする。【構成】 ロード,スタート信号をダウンカウンタ3に送り、且つロードする設定値を読込み読込完了すると読込完了信号をクロックマスク回路2に送り、又読み込んだ設定値をダウンカウンタ3にロードしカウントを開始させ、このカウント開始のスタート信号はタイムアウト信号送出回路4に送る処理回路1と、クロックを入力し、読込完了信号が入力すると、クロックマスク信号にてマスクしたクロックをダウンカウンタ3及びタイムアウト信号送出回路4に送り、且つクロックマスク信号をタイムアウト信号送出回路4に送るクロックマスク回路2と、クロックマスク信号入力中にダウンカウンタ3よりキャリアウト信号が入力すると、上記スタート信号入力時にタイムアウト信号を出力するタイムアウト信号送出回路4とを備えた構成とする。

請求項（抜粋）：

ロードとスタートを示すロード,スタート信号をダウンカウンタ(3)に送り、且つロードする設定値を読込み読込完了すると読込完了信号をクロックマスク回路(2)に送り、又該読み込んだ設定値を該ダウンカウンタ(3)にロードしカウントを開始させ、このカウント開始のスタート信号はタイムアウト信号送出回路(4)に送る処理回路(1)と、クロックを入力し、上記読込完了信号が入力すると、該クロック周期より短いがこれに近いクロックマスク信号にてマスクしたクロックを該ダウンカウンタ(3)及び該タイムアウト信号送出回路(4)に送り、且つ該クロックマスク信号を該タイムアウト信号送出回路(4)に送るクロックマスク回路(2)と、該クロックマスク信号入力中に該ダウンカウンタ(3)よりキャリアウト信号が入力すると、上記スタート信号入力時にタイムアウト信号を出力するタイムアウト信号送出回路(4)とを備えたことを特徴とするダウンカウンタを用いたタイマ回路。