特許
J-GLOBAL ID:200903015725562813
メモリモジュールおよびメモリシステム
発明者:
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-185557
公開番号(公開出願番号):特開2001-014218
出願日: 1999年06月30日
公開日(公表日): 2001年01月19日
要約:
【要約】【課題】 メモリモジュールにおける信号の転送速度を高速化し、消費電力を大幅に低減する。【解決手段】 メモリモジュール3は、メモリコントローラ3a、およびメモリ4〜7からなり、メモリコントローラ3aの半導体チップ上に、メモリ4〜7の半導体チップが積層された構成となっている。メモリコントローラ3aは、論理積回路AD1〜AD16から構成され、チップイネーブル信号CE1〜CE4のいずれかによって選択されたメモリに対応する論理積回路だけがデータ信号、アドレス信号などの入出力を行い、その他のメモリは接続経路を電気的に切断することにより、メモリモジュール3における駆動すべき寄生容量を大幅に低減し、メモリシステムを高速化する。
請求項(抜粋):
少なくとも2つの半導体メモリと、チップイネーブル信号に基づいて前記半導体メモリを選択し、選択された前記半導体メモリだけに制御信号ならびにデータ信号を入出力するメモリコントロール手段とを設けたことを特徴とするメモリモジュール。
IPC (5件):
G06F 12/06 515
, H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 27/10 495
FI (3件):
G06F 12/06 515 H
, H01L 27/10 495
, H01L 25/08 Z
Fターム (6件):
5B060MM01
, 5B060MM16
, 5F083GA03
, 5F083GA11
, 5F083LA25
, 5F083ZA23
前のページに戻る