特許
J-GLOBAL ID:200903015739656985

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 丸島 儀一
公報種別:公開公報
出願番号(国際出願番号):特願平4-085451
公開番号(公開出願番号):特開平5-095093
出願日: 1992年04月07日
公開日(公表日): 1993年04月16日
要約:
【要約】対向するゲート電極とチャネル領域と主電極領域とを有する絶縁ゲート型トランジスタと、破壊可能なメモリ要素と、を具備する半導体装置を提供する。更には、電源ラインをメモリ要素を共通に接続する配線間に配置することによりメモリー全体の小型化、クロストークの防止を行う。こうして高集積化、高速動作可能なワンタイムメモリーを提供できる。
請求項(抜粋):
基板の主面に沿って設けられた複数の主電極領域及びその間に設けられたチャネル領域と、前記チャネル領域に対してゲート絶縁膜を介して設けられたゲート電極と、を有し、前記ゲート電極は互いに対向する2つの対向部分を少なくとも有している絶縁ゲート型トランジスタと、前記主電極領域の一方に設けられた電気的に破壊可能なメモリ要素と、を具備することを特徴とする半導体記憶装置。
引用特許:
審査官引用 (5件)
  • 特開平2-125667
  • 特開平2-263473
  • 特開昭57-130464
全件表示

前のページに戻る