特許
J-GLOBAL ID：200903015742276379
桁上げ先見加算方法とその装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-183282
公開番号（公開出願番号）：特開平6-028158
出願日： 1992年07月10日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】加減算の演算経路において、ゲート数及びゲート段数を削減し、遅延時間及び消費電力を減少させる。【構成】2入力a、bがpg生成部60に入力され、桁上げ生成項及び桁上げ伝播項が8対生成される。更に-1ビット目の桁上げ生成項と見なした桁上げ入力cinを加え、合計9対の桁上げ生成項、桁上げ伝播項を桁上げ生成部63へ入力する。ただし、この時-1ビット目の桁上げ伝播項は0である。桁上げ生成部63から出力された桁上げは、各ビットの桁上げ伝播項と共に和生成部61に入力され、和が生成される。桁上げ生成部63は桁上げ入力の無い9ビットの加算をおこなう。
請求項（抜粋）：
桁上げ入力とn(正の整数)ビット長の桁上げ生成項と桁上げ伝播項とを入力とし、前記桁上げ入力を最下位ビットより1ビット下位である-1ビット目の前記桁上げ生成項とし、前記-1ビット目の前記桁上げ伝播項を0とし、桁上げ入力が無いn+1ビットの加算として演算を行ない、n+1ビット長の桁上げを生成することを特徴とする桁上げ先見加算方法。
引用特許：
前のページに戻る
