特許

J-GLOBAL ID：200903015747783473

半導体装置

発明者： 大窪 宏明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-193069
公開番号（公開出願番号）：特開平7-030126
出願日： 1993年07月08日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 薄膜トランジスタのチャネル領域をシールドして誤動作を防止する。チャネル領域とシールド領域との間に目合わせずれの生じないようにする。【構成】 ゲート電極を構成する多結晶シリコン膜17上にゲート酸化膜18を形成し、その上に、チャネル領域20a、p型拡散領域20b(ソース・ドレイン領域)を構成する多結晶シリコン膜20、絶縁膜21およびシールド領域を構成する多結晶シリコン膜22の3層膜を形成し、この3層膜を1回のフォトリソグラフィ工程によりパターニングする。多結晶シリコン膜22は、薄膜トランジスタのソース領域の電位(電源電位)に固定される。

請求項（抜粋）：

ゲート電極と、該ゲート電極上または該ゲート電極下にゲート絶縁膜を介して配置された、チャネル領域およびソース・ドレイン領域を構成する半導体層とを有する薄膜トランジスタと、前記半導体層の前記ゲート電極の反対側に絶縁膜を介して配置された、前記半導体層と同一形状で一定の電位に固定された導電膜と、を備えた半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/8244 ,  H01L 27/11

FI (3件)：

H01L 29/78 311 G ,  H01L 27/10 381 ,  H01L 29/78 311 C

引用特許：

審査官引用 (1件)

• 特開平4-299568