特許

J-GLOBAL ID：200903015761544830

液晶表示装置の製造方法

発明者： 宮崎 大輔
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-252782
公開番号（公開出願番号）：特開2002-072247
出願日： 2000年08月23日
公開日（公表日）： 2002年03月12日
要約：

【要約】【課題】製造工程数を削減して製造コストを低減することが可能な液晶表示装置の製造方法を提供すること。【解決手段】この液晶表示装置の製造方法は、基板101上にスイッチング素子121を形成する第1工程と、スイッチング素子121を覆うように基板101上に有機絶縁層130を形成する第2工程と、有機絶縁層130の表面に凹凸部130A及び130Bを形成し、同時に、有機絶縁層130にスイッチング素子121まで貫通するスルーホール118を形成する第3工程と、凹凸部が形成された有機絶縁層130の表面に、スルーホール118を介してスイッチング素子121に接続された画素電極151を形成する第4工程と、を備えている。

請求項（抜粋）：

一対の基板間に液晶層を挟持した液晶表示装置の製造方法において、一方の基板上にスイッチング素子を形成する第1工程と、前記スイッチング素子を覆うように前記基板上に有機絶縁層を形成する第2工程と、前記有機絶縁層の表面に凹凸を形成し、同時に、前記有機絶縁層に前記スイッチング素子まで貫通するスルーホールを形成する第3工程と、凹凸が形成された前記有機絶縁層の表面に、前記スルーホールを介して前記スイッチング素子に接続された画素電極を形成する第4工程と、を備えたことを特徴とする液晶表示装置の製造方法。

IPC (7件)：

G02F 1/1368 ,  G02F 1/1335 520 ,  G02F 1/1343 ,  G09F 9/00 342 ,  G09F 9/30 320 ,  G09F 9/30 338 ,  G09F 9/30 348

FI (7件)：

G02F 1/1335 520 ,  G02F 1/1343 ,  G09F 9/00 342 Z ,  G09F 9/30 320 ,  G09F 9/30 338 ,  G09F 9/30 348 A ,  G02F 1/136 500

Fターム (63件)：

2H091FA16Y ,  2H091FB08 ,  2H091GA02 ,  2H091GA08 ,  2H091GA13 ,  2H092HA04 ,  2H092HA05 ,  2H092JA25 ,  2H092JA34 ,  2H092JA46 ,  2H092JB08 ,  2H092JB63 ,  2H092KA13 ,  2H092MA05 ,  2H092MA14 ,  2H092MA17 ,  2H092MA22 ,  2H092NA27 ,  5C094AA43 ,  5C094AA44 ,  5C094AA47 ,  5C094AA48 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094CA24 ,  5C094DA12 ,  5C094DA13 ,  5C094DA15 ,  5C094DB01 ,  5C094DB04 ,  5C094DB10 ,  5C094EA04 ,  5C094EA06 ,  5C094EA07 ,  5C094EA10 ,  5C094EB02 ,  5C094EC03 ,  5C094ED03 ,  5C094ED11 ,  5C094ED13 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094GB10 ,  5G435AA17 ,  5G435BB12 ,  5G435BB15 ,  5G435CC09 ,  5G435CC12 ,  5G435FF03 ,  5G435FF06 ,  5G435FF13 ,  5G435GG12 ,  5G435HH03 ,  5G435HH12 ,  5G435HH13 ,  5G435HH14 ,  5G435KK05 ,  5G435KK10