特許
J-GLOBAL ID：200903015769994583
III/V族半導体レーザの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平9-082541
公開番号（公開出願番号）：特開平10-027942
出願日： 1997年04月01日
公開日（公表日）： 1998年01月27日
要約：
【要約】【課題】 ミラーファセットを有し、均一なキャビティ長を有するIII/V属半導体レーザを製造する方法を提供する。【解決手段】 本発明によるIII/V属半導体レーザの新規な製造方法は、所定の分割面に沿ってウェハを分割することに関する。分割面は、位置合わせされた不連続の窪み(51〜53)により決定される。この窪みは、レーザ接点領域から離れており、典型的にはフォトリソグラフィおよび異方性エッチングにより作られるV字型溝である。さらなる表面特徴(7)、典型的には正確に配置されたスクライブマークが、割れの開始を容易にする。真空中で行われる場合、この新規な方法は、高品質かつ正確に位置された分割面を提供でき、高出力レーザの歩留まり向上を容易にすることができる。
請求項（抜粋）：
a) 主面を有するIII/V族半導体基板(1)を準備し、前記主面上に、活性層およびこの活性層の活性領域を実質的に決定する複数の平行な接点領域(31,32)を含む上表面を有するIII/V族半導体多層構造(2)を形成するステップと、b) 前記半導体多層構造の上表面の上に、間隔をおいて配置され、そのうちのい くつかが接点領域上に配置された複数の金属接点パッド(41,42)を含むパターン化された金属層を形成するステップと、c) レーザキャビティを決定する分割面を有する棒状の中間体が形成されるように、ステップa)およびb)により作られた基板を分割し、前記中間体をレーザチップに分離するプロセスにより、前記基板を複数のレーザチップに分離するステップとを含むIII/V族半導体レーザの製造方法において、前記ステップc)は、c1)前記半導体多層構造の上表面中に細長い間隔をおいて配置された複数の窪み(例えば、51,52,53)を形成するステップと、c2)前記第1の所定の線に沿う分割を容易にするように適合された少なくとも1つの表面特徴(7)を提供するステップと、c3)前記基板が前記第1の所定の線に沿って割れて、前記中間体が形成されるように、前記基板に力を加えるステップとを含み、前記複数の窪みは、i)前記複数の窪みのうちの第1グループが、前記半導体多層構造の上表面中の第1の所定の線に沿って本質的に位置合わせされており、前記第1の所定の線は、前記接点領域と本質的に直角であり、かつ前記中間体の分割面を決定するものであり、ii)前記複数の窪みの第1グループは、前記接点領域から離れているように配置されることを特徴とするIII/V族半導体レーザの製造方法。
引用特許：
前のページに戻る
