特許

J-GLOBAL ID：200903015778096113

半導体装置およびその製造方法

発明者： 中村 充善
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-109394
公開番号（公開出願番号）：特開平6-326305
出願日： 1993年05月11日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 MOSトランジスタの短チャネル効果を低減して、電気的特性の精度を向上させる。【構成】 Pウェル2に形成されたNMOSトランジスタにおいて、Pウェル2内に、Pウェル2より高濃度のP型のPo拡散領域15を、その一部がソース・ドレイン領域14のチャネル領域側の端部に接するように形成する。これにより空乏層のチャネル領域側へののびを抑制して実効チャネル長の減少を防止する。

請求項（抜粋）：

半導体基板上に、ソース・ドレイン領域とゲート絶縁膜とゲート電極とで構成されるMOSトランジスタを有する半導体装置において、このMOSトランジスタの形成領域における上記半導体基板内に、これと同一導電型でより高濃度の拡散領域が、この拡散領域の少なくとも一部が上記ソース・ドレイン領域のチャネル領域側の端部に接する様に配設されたことを特徴とする半導体装置。