特許

J-GLOBAL ID：200903015800709973

半導体記憶装置

発明者： 大関 正志 ,  彦坂 匡介 ,  阿部 容子
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-290753
公開番号（公開出願番号）：特開平6-119777
出願日： 1992年10月05日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】 ディスターブアクセスを必要とすることなく、ダイナミック型RAM等のディスターブリフレッシュテストに要する時間を短縮する。これにより、ダイナミック型RAM等の試験工数を削減し、試験装置の使用効率を高める。【構成】 相補ビット線B0*〜Bn*と例えば基板電圧VBBとの間に、ディスターブリフレッシュテスト時にオン状態とされるスイッチMOSFETQ1〜Q8を設ける。また、ダイナミック型RAM等のディスターブリフレッシュテストを、すべてのメモリセルにその情報蓄積ノードがハイレベルとなるようなテストデータを書き込んだ後、スイッチMOSFETQ1〜Q8を一斉にオン状態として実施する。これにより、ディスターブアクセスを必要となることなく、すべてのメモリセルに対して電源電圧の絶対値を超える比較的大きなストレスを一斉に与えることができ、この間、試験装置を解放することができる。

請求項（抜粋）：

直交して配置されるワード線及びビット線ならびにこれらのワード線及びビット線の交点に格子状に配置されるメモリセルを含むメモリアレイと、所定の電圧供給点と上記ビット線との間にそれぞれ設けられ、所定のテストモードにおいて選択的にオン状態とされる複数のスイッチ手段を含むテスト制御回路とを具備することを特徴とする半導体記憶装置。

IPC (6件)：

G11C 11/401 ,  G01R 31/318 ,  G11C 29/00 303 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 27/108

FI (3件)：

G11C 11/34 371 A ,  G01R 31/28 B ,  H01L 27/10 325 Z