特許
J-GLOBAL ID:200903015804291604

半導体集積回路用論理モジュール

発明者:
出願人/特許権者:
代理人 (4件): 杉村 憲司 ,  杉村 興作 ,  藤谷 史朗 ,  澤田 達也
公報種別:公表公報
出願番号(国際出願番号):特願2008-528644
公開番号(公開出願番号):特表2009-507414
出願日: 2006年09月04日
公開日(公表日): 2009年02月19日
要約:
データパスおよびランダムロジックを実現可能な論理モジュール(400)は、1つ以上の入力端子を少なくとも1つの出力端子(20)に選択的に結合するための制御論理を使用する。制御論理は第1組の2入力論理関数を生成するように構成される複数の論理素子(26、28、30、32)と、第1組の2入力論理関数の補関数である、第2組の2入力論理関数を生成するように構成されるプログラム可能なインバータ(36)とを具える。SRAMメモリ・セルを設定目的のために用いて、再プログラム可能なコンパクトな論理モジュールまたはブロックを実現することができる。
請求項(抜粋):
複数の入力端子と、 少なくとも1つの出力端子と、 前記入力端子と前記少なくとも1つの出力端子との間の制御論理と、 を具える論理モジュールであって、 前記制御論理は、第1組の少なくとも2入力の論理関数の各々を生成するためにプログラム可能な複数のマルチプレクサ論理素子と、前記第1組から、前記第1組の少なくとも2入力の論理関数の補関数である、第2組の少なくとも2入力の論理関数を生成するためにプログラム可能なインバータと、を具える ことを特徴とする論理モジュール。
IPC (1件):
H03K 19/173
FI (1件):
H03K19/173 101
Fターム (6件):
5J042BA11 ,  5J042BA19 ,  5J042CA22 ,  5J042CA26 ,  5J042CA27 ,  5J042DA01

前のページに戻る