特許

J-GLOBAL ID：200903015807913240

システム動作の妥当性検査の方法および装置

発明者： デイビッド・オー・ルイス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-263770
公開番号（公開出願番号）：特開平8-212141
出願日： 1995年10月12日
公開日（公表日）： 1996年08月20日
要約：

【要約】 (修正有)【課題】 システム動作の妥当性検査のための方法と装置。【解決手段】 プログラム可能メモリ12は、CPU14で実行可能なプログラムと命令を記憶でき、不揮発性メモリ20も、CPU14からアクセスできるように設けられている。システム動作妥当性検査は、システム装置16内の装置メモリに置かれたチップ識別子によって行われ、メモリはチップ識別子レジスタとしても働く。不揮発性メモリ20内に記憶された選択された情報をチップ識別子とともに使用して、システム装置16に関連する第1の暗号化コードを生成する。暗号化キーを使用して、コンピュータ・システム10に関する第2の暗号化コードを生成する。第1および第2の暗号化コードを比較して、第1レベルのシステム動作妥当性検査を行う。コンピュータ・システム10に関連する第2チップ識別子が生成される。2つのチップ識別子を比較して、第2レベルの動作妥当性検査を行う。

請求項（抜粋）：

中央演算処理装置(CPU)で実行可能なプログラムおよび命令を記憶することのできるプログラム可能メモリに接続されたCPUと、前記CPUに接続されたシステム装置と、前記CPUに接続された不揮発性メモリとを含むコンピュータ・システムにおいて、前記システム装置内のチップ識別子レジスタ中に置かれるチップ識別子と、前記不揮発性メモリに記憶された選択された情報および前記チップ識別子を利用して、前記システム装置に関連する第1の暗号化コードを生成する手段と、プログラム可能メモリ内に記憶された暗号化キーと、システム動作の妥当性検査のために前記暗号化コードが互いに一致しなければならないことを特徴とする、前記暗号化キーを使用して、前記CPUに関連する第2の暗号化コードを生成する手段と、システム動作の妥当性検査のために前記チップ識別子が互いに一致しなければならないことを特徴とする、前記CPUに関連する第2のチップ識別子を生成する手段とを含むシステム動作妥当性検査装置。

IPC (3件)：

G06F 12/14 310 ,  G06F 9/06 550 ,  G11C 16/06

引用特許：

審査官引用 (2件)

• 特開昭61-067161
  
• 特開昭61-282930