特許

J-GLOBAL ID：200903015830190107

半導体装置の製造方法

発明者： 姉崎 徹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 寒川 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-170553
公開番号（公開出願番号）：特開平8-037300
出願日： 1994年07月22日
公開日（公表日）： 1996年02月06日
要約：

【要約】【目的】 半導体装置の製造方法、特に半導体層にイオン注入する方法に関し、十分高い加速エネルギーをもってイオン注入しても、例えばMOS電界効果トランジスタのソース・ドレインを形成するときにイオンがゲート電極をチャネリングしてチャネル領域に突き抜けることがなく、またゲート電極にイオンを注入するときにイオンがゲート酸化膜またはチャネル領域に突き抜けることがないようにして、しきい値電圧が低下したり、フラットバンド電圧が上昇したりしないようなMOS電界効果トランジスタを高いスループットで製造する方法を提供することを目的とする。【構成】 半導体層上に多層レジスト膜の少なくとも1層を形成した状態で、この少なくとも1層を貫通する加速エネルギーをもって半導体層に不純物をイオン注入して半導体層の抵抗を低減するように構成する。

請求項（抜粋）：

半導体層上に多層レジスト膜の少なくとも1層を形成した状態で、該少なくとも1層を貫通する加速エネルギーをもって前記半導体層に不純物をイオン注入して該半導体層の抵抗を低減する工程を有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/027 ,  H01L 21/8238 ,  H01L 27/092

FI (5件)：

H01L 29/78 301 Y ,  H01L 21/265 P ,  H01L 21/30 574 ,  H01L 27/08 321 D ,  H01L 27/08 321 E