特許
J-GLOBAL ID:200903015834148920
ECC機能検査回路およびECC機能検査方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
佐藤 勝春
公報種別:公開公報
出願番号(国際出願番号):特願2005-222410
公開番号(公開出願番号):特開2007-041665
出願日: 2005年08月01日
公開日(公表日): 2007年02月15日
要約:
【課題】 検査対象アドレスのデータとECCデータだけについて全データパターンを設定できプログラムによる有効なECC機能検査を実行する。【解決手段】 データ反転回路15は、CPU18により検査対象アドレスとデータ部13への書込みデータのビット毎に反転を指定できるビット反転データとが設定されると記憶する。データ反転回路16はCPUにより検査対象アドレスとECC部14への書込みデータによりECC生成回路12が生成した書込みECCデータのビット毎に反転を指定できるECCビット反転データとが設定されると記憶する。また、データ反転回路とデータ反転回路は、CPUからメモリ17へのアクセスアドレスを検査アドレスと比較する機能を有する。【選択図】 図2
請求項(抜粋):
メモリ上の検査プログラムをCPUが実行することにより前記メモリ上のデータに対するECC機能を検査するECC機能検査回路において、
前記CPUと前記メモリ間のデータパスに、
前記CPUにより、前記メモリの検査対象アドレスと、該検査対象アドレスについて前記メモリのデータ部への書込みデータのビット毎に反転を指定できるビット反転データとが設定され、設定された検査対象アドレスおよびビット反転データを記憶する第1のデータ反転回路と、
前記CPUにより、前記メモリの検査対象アドレスと、該検査対象アドレスについて前記メモリのECC部への書込みデータによりECC生成回路が生成した書込みECCデータのビット毎に反転を指定できるECCビット反転データとが設定され、設定された検査対象アドレスおよびえCCビット反転データを記憶する第2のデータ反転回路とを挿入し、
前記第1のデータ反転回路および前記第2のデータ反転回路は、前記CPUから前記メモリへのアクセスアドレスを前記検査アドレスと比較する機能を有することを特徴とするECC機能検査回路。
IPC (3件):
G06F 12/16
, G01R 31/28
, G11C 29/42
FI (4件):
G06F12/16 310F
, G01R31/28 B
, G01R31/28 V
, G11C29/00 631B
Fターム (19件):
2G132AA00
, 2G132AA01
, 2G132AA08
, 2G132AK07
, 2G132AL11
, 5B018GA03
, 5B018HA15
, 5B018JA21
, 5B018JA22
, 5B018JA25
, 5B018MA31
, 5B018QA13
, 5L106AA00
, 5L106BB12
, 5L106DD22
, 5L106EE05
, 5L106FF04
, 5L106FF05
, 5L106GG05
引用特許:
出願人引用 (2件)
-
特開昭61-226854号公報(第2頁ー第3頁、図1)
-
特開平01-223700号公報(第6頁ー第7頁、図1)
前のページに戻る