特許

J-GLOBAL ID：200903015856639714

シミュレータ及びシミュレーション方法

発明者： 大塚 徹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-048497
公開番号（公開出願番号）：特開2001-331346
出願日： 2001年02月23日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】実機が完成していなくてもあたかも実機があるかのように制御プログラムのデバッグを行うことが可能なシミュレータを提供すること。【解決手段】制御CPU(113)と、シミュレーション用CPU(115)と、制御CPU及びシミュレーション用CPUの両CPUから読書可能なメモリ(114a)と、シミュレーション用CPUとメモリとを接続するバスと(116)を備えている。制御CPUにより制御情報をメモリに書き込み、シミュレーション用CPUによりメモリに書き込まれた制御情報をバスを介して読み出し、この制御情報に基づくシミュレーションを実行し、このシミュレーションの結果をバスを介してメモリに書き込み、制御CPUによりメモリに書き込まれたシミュレーションの結果を読み出す。

請求項（抜粋）：

シミュレーション用CPUと、当該シミュレータが接続される制御CPU及び前記シミュレーション用CPUの一方から書き込みが可能で、他方から読み出しが可能なメモリと、前記制御CPUから前記メモリに書き込まれた制御情報を、前記シミュレーション用CPUにより読み出す手段と、この制御情報に基づくシミュレーションを実行した結果を前記制御CPUから読み出し可能なように前記メモリに書き込む手段とを有する、ことを特徴とするシミュレータ。

IPC (2件)：

G06F 11/28 340 ,  G06F 11/28 320

FI (2件)：

G06F 11/28 340 C ,  G06F 11/28 320 A

Fターム (6件)：

5B042GA11 ,  5B042GA33 ,  5B042GC08 ,  5B042HH07 ,  5B042HH25 ,  5B042LA09