メモリ制御装置

発明者： ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-364198
公開番号（公開出願番号）：特開2002-171425
出願日： 2000年11月30日
公開日（公表日）： 2002年06月14日
要約：

【要約】【課題】画像の垂直フィルタリング時に使用するメモリをアドレスの制御によって効率よく利用することを課題とする。【解決手段】垂直フィルタが5タップの場合、フィルタリング前のデータを蓄えるメモリを垂直方向に2ライン分余分にメモリ領域を確保しておき、フィルタリング前のデータをメモリへ書き込むときに頭から(端から)順に詰めていくのではなくて、2ライン分空けて、フィルタリング後の第1のマクロブロック1001の太枠で示される位置から書き込むようにする。フィルタリング後のデータは、上端から順に書き込んでいけばよい。以上により、2番目の太枠で囲まれたマクロブロック領域をフィルタリングするときに必要な2ライン分のデータを残しておくことができる。

請求項（抜粋）：

画像のフィルタリングを行なうメモリ制御装置であって、画像をある大きさに区切った領域に対してデータをフィルタリングする場合、フィルタリングするフレームの入力データが格納されている第1のフレームメモリと、前記第1のフレームメモリのデータをフィルタリングする垂直フィルタと、前記垂直フィルタによってフィルタリングされた出力結果を書き込む第2のフレームメモリと、前記第1のフレームメモリと前記第2のフレームメモリのアドレスを制御するアドレス制御部とを有し、フィルタリング対象領域の垂直方向へ1つ移動した先の領域がフィルタリングされる時に必要となる、前記フィルタリング対象領域のデータを、前記第2フレームメモリの前記フィルタリングされた出力結果の後ろへコピーすることを特徴とするメモリ制御装置。

IPC (6件)：

H04N 5/21 , G06T 1/60 450 , G06T 5/20 , H04N 1/409 , H04N 1/41 , H04N 7/24

FI (6件)：

H04N 5/21 Z , G06T 1/60 450 G , G06T 5/20 J , H04N 1/41 B , H04N 1/40 101 D , H04N 7/13 Z

Fターム (32件)：

5B047EA05 , 5B047EB11 , 5B057CA18 , 5B057CB18 , 5B057CC03 , 5B057CE06 , 5B057CH09 , 5B057CH11 , 5C021PA31 , 5C021PA40 , 5C021PA82 , 5C021PA83 , 5C021YA01 , 5C021YC03 , 5C021YC04 , 5C021YC13 , 5C059KK01 , 5C059KK08 , 5C059MA00 , 5C059PP04 , 5C059UA11 , 5C059UA12 , 5C059UA31 , 5C059UA36 , 5C077LL17 , 5C077MP01 , 5C077PP01 , 5C077PQ25 , 5C078BA21 , 5C078CA27 , 5C078DA00 , 5C078DA01

前のページに戻る