特許

J-GLOBAL ID：200903015877970356

半導体集積回路

発明者： 飛田 洋一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-124189
公開番号（公開出願番号）：特開2000-315400
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
要約：

【要約】【課題】 パッケージにCSPを使用したデバイスにおいて、はんだ接続不良端子の特定を容易に行うことができる入出力回路を備えた半導体集積回路を得る。【解決手段】 外部から信号が入力される入力端子4より印加される静電気等の過電圧から内部回路を保護する保護回路2を構成するN-MOS11に対して、テストモード時に該ゲート及び/又はバックゲートに印加される電圧を所定のテストモード信号によって切り換える電圧切換回路15を設け、テストモード時に所定のテストモード信号が入力されることによって、N-MOS11及び該N-MOS11の寄生ダイオード12を介して入力端子4に電流を流す。

請求項（抜粋）：

所定のパッケージ内に形成される半導体集積回路において、外部から信号が入力される少なくとも1つの入力端子に対応して設けられ、該入力端子と所定の第1定電圧を供給する第1定電圧源との間に2つの入出力電極が対応して接続される電界効果トランジスタと、該電界効果トランジスタのバックゲート電極から、入力端子に接続された該入出力電極へ順方向に接続されるダイオードと、テストモード時に外部から入力される所定の信号に応じて、上記電界効果トランジスタのゲート電極及び/又はバックゲート電極に、上記第1定電圧源、又は所定の第2定電圧を供給する第2定電圧源のいずれかを接続して、印加する電圧の切り換えを行う電圧切換回路と、を備えることを特徴とする半導体集積回路。

IPC (6件)：

G11C 29/00 671 ,  G01R 31/3185 ,  G01R 31/28 ,  G11C 11/401 ,  H01L 27/04 ,  H01L 21/822

FI (5件)：

G11C 29/00 671 Z ,  G01R 31/28 W ,  G11C 11/34 371 A ,  H01L 27/04 H ,  H01L 27/04 T

Fターム (24件)：

2G032AA07 ,  2G032AB04 ,  2G032AG01 ,  2G032AK14 ,  5B024AA15 ,  5B024BA29 ,  5B024CA07 ,  5B024CA21 ,  5B024EA01 ,  5F038BE07 ,  5F038BH02 ,  5F038BH04 ,  5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038CD02 ,  5F038CD03 ,  5F038DT02 ,  5F038DT09 ,  5F038EZ20 ,  5L106DD12 ,  5L106EE03 ,  5L106FF01 ,  5L106GG05