特許
J-GLOBAL ID:200903015894322708

データ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平6-104723
公開番号(公開出願番号):特開平7-287668
出願日: 1994年04月19日
公開日(公表日): 1995年10月31日
要約:
【要約】【目的】 論理キャッシュにおけるシノニム対策に要するTLBアクセス回数を減らす。【構成】 キャッシュタグアドレスとしての論理ページ情報VA(a)に対応する物理ページ情報PA(a)を論理キャッシュメモリ10に保持し、共有領域をアクセスする場合にキャッシュミスのとき、該キャッシュメモリが保持する物理ページ情報PA(a)と、検索アドレスをTLBで変換した物理ページ情報PA(b)とを比較し、一致の場合にはキャッシュヒットとしてそのキャッシュエントリを処理するから、異なる論理アドレスに同じ物理アドレスが割当てられた場合のシノニムの問題をTLBへのアクセス回数を従来に比べて半減させて解決する。
請求項(抜粋):
論理アドレスの情報を検索情報とする論理キャッシュメモリと、論理アドレスを物理アドレスに変換するための変換対を格納するアドレス変換バッファと、上記論理キャッシュメモリとアドレス変換バッファとを制御する制御手段とを備えるデータ処理装置であって、上記論理キャッシュメモリは、キャッシュエントリに論理アドレスの情報に対応される物理アドレスの情報を保持する領域を有し、上記制御手段は、論理キャッシュメモリから上記検索情報によって選ばれたキャッシュエントリが所要の論理アドレスに対応するものでないとき、当該所要の論理アドレスがその他の論理アドレスと物理アドレス空間を共有している場合には、当該選ばれたキャッシュエントリが保有する物理アドレスの情報を、当該検索情報をアドレス変換バッファで変換して得られる物理アドレスの情報と比較し、一致している場合には上記選ばれたキャッシュエントリの情報を利用させるものであることを特徴とするデータ処理装置。
引用特許:
審査官引用 (8件)
  • デジタルプロセッサ
    公報種別:公開公報   出願番号:特願平4-298234   出願人:インテル・コーポレーション
  • 特開平4-328655
  • 特開平1-302444
全件表示

前のページに戻る