特許
J-GLOBAL ID：200903015909211711
DAC回路
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-269253
公開番号（公開出願番号）：特開2003-078416
出願日： 2001年09月05日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】 出力されるアナログ電流が、デジタルコードの中間値で大きく、デジタルコードの最小値および最大値で小さくなるDAC回路を得る。【解決手段】 定電流を流すpchFET11,22〜24と共にカレントミラー回路が構成されたpchFET13〜16と、デジタルコードの中間値を中心にpchFET22〜24のオンするトランジスタ数を減少させ、デジタルコードの最小値および最大値においてpchFET22〜24のオンするトランジスタ数を増加させるように制御するトランスミッションゲート42〜44と、pchFET13〜16からデジタルコードに応じたアナログ電流を2つの経路に分けて出力するスイッチ17〜20を備えた。
請求項（抜粋）：
複数のトランジスタによって構成され、それら複数のトランジスタで定電流を流す第1のトランジスタ群と、デジタルコードの各ビットに対応した複数のトランジスタによって構成され、かつ上記第1のトランジスタ群と共にカレントミラー回路が構成された第2のトランジスタ群と、入力されるデジタルコードの中間値を中心に上記第1のトランジスタ群のオンするトランジスタ数を減少させ、そのデジタルコードの最小値および最大値においてその第1のトランジスタ群のオンするトランジスタ数を増加させるように制御する制御回路とを備え、上記第2のトランジスタ群からデジタルコードに応じたアナログ電流を2つの経路に分けて出力することを特徴とするDAC回路。
IPC (2件)：
FI (2件)：
Fターム (5件)：
5J022AB01
, 5J022BA06
, 5J022BA09
, 5J022CC02
, 5J022CG01
