CMOS可変分周回路

発明者：
出願人/特許権者：
代理人 (1件)：角田仁之助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-180398
公開番号（公開出願番号）：特開平5-347554
出願日： 1992年06月15日
公開日（公表日）： 1993年12月27日
要約：

【要約】【目的】超小型携帯電話機等に用いる周波数シンセサイザ用のGHz帯で動作する超高速かつ、低電源電圧、低消費電力のCMOS可変分周回路を提供する。【構成】 CMOS可変分周回路の性能を決めるD型フリップフロップに高速性に優れたクロックドインバータを基本にしてスタティック型フリップフロップを構成し、更に可変分周動作に必要な奇数分周用の論理演算と、分周モード切替え用の論理演算とを行う論理ゲートを前記フリップフロップのマスター側のフリップフロップに組み込んで、回路を構成する。

請求項（抜粋）：

複数のマスタースレーブ型フリップフロップにより構成され、2相タイミングパルスにより制御されるCMOS可変分周回路において、前記フリップフロップのうちの一つのフリップフロップがインバータ(1)の入出力端をインバータ(2)の出入力端に相互接続してフリップフロップ要素を構成し、インバータ(1)の入力端をPMOS(3)を介挿して高電位側電源に接続し、かつ、直列接続された2つのNMOS(4)及び(5)とNMOS(6)を介挿して低電位側電源に接続し、インバータ(2)の入力端をPMOS(9)を介挿して高電位側電源に接続し、かつ、並列接続されたNMOS(7)及び(8)とNMOS(6)を介挿して低電位側電源に接続してなるマスター側フリップフロップ要素を具備し、インバータ(10)の入出力端をインバータ(11)の出入力端に相互接続してフリップフロップ要素を構成し、インバータ(10)の入力端をPMOS(12)を介挿して高電位側電源に接続し、かつ、NMOS(13)とNMOS(16)を介挿して低電位側電源に接続し、インバータ(11)の入力端をPMOS(14)を介挿して高電位側電源に接続し、かつ、NMOS(15)とNMOS(16)を介挿して低電位側電源に接続してなるスレーブ側フリップフロップ要素を具備し、マスター側フリップフロップ要素からの相補信号の出力端であるインバータ(2)の出力端とインバータ(1)の出力端を各々スレーブ側フリップフロップ要素の入力端であるNMOS(13)とNMOS(15)のゲートに接続し、タイミングパルスを前記2つのPMOS(3)及び(9)とNMOS(16)のゲートに入力し、前記タイミングパルスと逆相のタイミングパルスを前記NMOS(6)と2つのPMOS(12)及び(14)に入力し、フリップフロップの信号入力端子を直列接続されたNMOS(4)及び(5)のゲートとし、前記信号の逆相の信号入力端子を並列接続されたNMOS(7)及び(8)のゲートとし、出力信号端子をインバータ(11)の出力端子とし、逆相の出力信号端子をインバータ(10)の出力端として分周回路を構成し、可変分周動作に必要な奇数分周動作を行うための論理演算と分周モードを切り替えるための論理演算を共に前記フリップフロップで行うようにしたことを特徴とするCMOS可変分周回路。

前のページに戻る