特許
J-GLOBAL ID:200903015939137800

ピーク検出回路

発明者:
出願人/特許権者:
代理人 (1件): 小沢 信助
公報種別:公開公報
出願番号(国際出願番号):特願平4-064927
公開番号(公開出願番号):特開平5-264610
出願日: 1992年03月23日
公開日(公表日): 1993年10月12日
要約:
【要約】【目的】 本発明はピーク検出回路に関し、入力信号のピーク値,振幅,オフセット値が測定できるピーク検出回路を実現することにある。【構成】 最大値ピークホールド回路及び最小値ピークホールド回路と、これら最大値ピークホールド回路及び最小値ピークホールド回路の入力部にそれぞれ接続され、交流結合回路と直流結合回路とを切換選択する入力結合切換スイッチと、切換スイッチを介して入力される前記最大値ピークホールド回路及び最小値ピークホールド回路の出力信号をディジタル信号に変換するA/D変換器と、該A/D変換器の出力データを取り込み演算処理を行い入力信号のピーク値,振幅,オフセット値を出力するCPUとで構成されたものである。
請求項(抜粋):
最大値ピークホールド回路及び最小値ピークホールド回路と、これら最大値ピークホールド回路及び最小値ピークホールド回路の入力部にそれぞれ接続され、交流結合回路と直流結合回路とを切換選択する入力結合切換スイッチと、切換スイッチを介して入力される前記最大値ピークホールド回路及び最小値ピークホールド回路の出力信号をディジタル信号に変換するA/D変換器と、該A/D変換器の出力データを取り込み演算処理を行い入力信号のピーク値,振幅,オフセット値を出力するCPU、とで構成されたことを特徴とするピーク検出回路。

前のページに戻る