半導体実装対象中間構造体及び半導体装置の製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：松田正道
公報種別：公開公報
出願番号（国際出願番号）：特願2000-145603
公開番号（公開出願番号）：特開2001-326322
出願日： 2000年05月17日
公開日（公表日）： 2001年11月22日
要約：

【要約】【課題】回路基板のA面とB面の両面に半導体素子をフリップチップ実装する場合に用いられる半導体実装方法において、回路基板のA面およびB面の両面に半導体素子AおよびBが実装される位置と対応した、開口部を有するプレートAとBとの間に回路基板を介在させることにより、回路基板の反りが矯正され安定した接続信頼性が実現する。【解決手段】回路基板3のA面およびB面と半導体素子AおよびBを実装する位置に、開口部を有するプレートA1とプレートB2との間に回路基板3を介在して、一体構造のプレートを設けることにより、半導体素子AおよびBが実装される回路基板3の反りが抑制されるため、信頼性高い両面フリップチップ実装が実現できる。

請求項（抜粋）：

回路基板と、前記回路基板の第1の面に第1の半導体素子を実装する位置に開口部を有する第1のプレートと、前記回路基板の第2の面に第2の半導体素子を実装する位置に開口部を有する第2のプレートとを備え、前記回路基板の前記第1の面に前記第1のプレートが、前記第2の面に前記第2のプレートがそれぞれ当接された半導体実装対象中間構造体であって、前記第1のプレートの各フレームとそれらに対向する前記第2のプレートの各フレームとは少なくとも一部が重なっていることを特徴とする半導体実装対象中間構造体。

IPC (8件)：

H01L 25/065 , H01L 25/07 , H01L 25/18 , H01L 21/56 , H01L 21/60 311 , H01L 23/12 , H05K 3/32 , H05K 3/34 509

FI (6件)：

H01L 21/56 R , H01L 21/60 311 S , H05K 3/32 B , H05K 3/34 509 , H01L 25/08 Z , H01L 23/12 F

Fターム (17件)：

5E319AA03 , 5E319AA08 , 5E319AB05 , 5E319AC04 , 5E319CD16 , 5E319GG11 , 5E319GG20 , 5F044KK23 , 5F044LL07 , 5F044RR01 , 5F044RR17 , 5F044RR18 , 5F044RR19 , 5F061AA01 , 5F061BA03 , 5F061CB02 , 5F061FA03

引用特許：

審査官引用 (1件)

半導体装置の製法
公報種別：公開公報出願番号：特願平10-168994 出願人：日東電工株式会社

前のページに戻る