特許
J-GLOBAL ID：200903015966759715
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-021535
公開番号（公開出願番号）：特開平7-230994
出願日： 1994年02月18日
公開日（公表日）： 1995年08月29日
要約：
【要約】【目的】 平坦化特性に優れ、しかも配線層の上の層間絶縁層の膜厚を高精度で制御することができ、多層配線を可能とする半導体装置の製造方法を提供すること。【構成】 配線層36の上に、所定膜厚の第1膜厚確保用絶縁層37と、エッチングストッパ層38とが、この順で積層してある所定パターンの複層膜39を形成する。次に、第1膜厚確保用絶縁層37とエッチングストッパ層38とが積層してある配線層36の上に、平坦化用絶縁層42を形成する。次に、平坦化用絶縁層42を、エッチングストッパ層38の表面が露出するように、全面エッチング加工し、平坦化処理を行う。次に、エッチングストッパ層38を除去する。その後、必要に応じて、第2膜厚確保用絶縁層43を成膜する。
請求項（抜粋）：
配線層の上に、所定膜厚の第1膜厚確保用絶縁層と、エッチングストッパ層とが、この順で積層してある所定パターンの複層膜を形成する工程と、上記第1膜厚確保用絶縁層とエッチングストッパ層とが積層してある配線層の上に、平坦化用絶縁層を形成する工程と、上記平坦化用絶縁層を、上記エッチングストッパ層の表面が露出するように、全面エッチング加工し、平坦化処理を行う工程と、上記エッチングストッパ層を除去する工程とを有する半導体装置の製造方法。
FI (2件)：
H01L 21/88 K
, H01L 21/88 S
