特許

J-GLOBAL ID：200903015971211850

半導体装置

発明者： 澤田 雅彦
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 鎌田 文二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-049813
公開番号（公開出願番号）：特開平8-250650
出願日： 1995年03月09日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 実装密度が高くてシステムエレクトロニクス製品の小型、高速化に寄与できる半導体装置の提供。【構成】 セラミック積層基板1の中央上下両面に設けたキャビティ2の底面にそれぞれ半導体素子3を接着実装する。また、パッケージの上蓋4、下蓋5の内面にも半導体素子3を接着実装する。これにより、ひとつのパッケージに4個の素子を実装でき、従来の両面実装タイプの装置に比べて実装密度が2倍に高まる。

請求項（抜粋）：

上蓋及び下蓋と組み合わせてパッケージを構成するセラミック積層基板の中央上下両面にキャビティを有し、それぞれのキャビティの底面と少なくとも上下いずれかの蓋の内面とに半導体素子を接着実装したことを特徴とする半導体装置。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/02 ,  H01L 23/12 301

FI (3件)：

H01L 25/08 Z ,  H01L 23/02 Z ,  H01L 23/12 301 J